前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇集成電路設計步驟范文，相信會為您的寫作帶來幫助，發現更多的寫作思路和靈感。

集成電路設計步驟范文第1篇

 

集成電路(IntegratedCircuit)產業是典型的知識密集型、技術密集型、資本密集和人才密集型的高科技產業，是關系國民經濟和社會發展全局的基礎性、先導性和戰略性產業，是新一代信息技術產業發展的核心和關鍵，對其他產業的發展具有巨大的支撐作用。經過30多年的發展，我國集成電路產業已初步形成了設計、芯片制造和封測三業并舉的發展格局，產業鏈基本形成。但與國際先進水平相比，我國集成電路產業還存在發展基礎較為薄弱、企業科技創新和自我發展能力不強、應用開發水平急待提高、產業鏈有待完善等問題。在集成電路產業中，集成電路設計是整個產業的龍頭和靈魂。而我國集成電路設計產業的發展遠滯后于計算機與通信產業，集成電路設計人才嚴重匱乏，已成為制約行業發展的瓶頸。因此，培養大量高水平的集成電路設計人才，是當前集成電路產業發展中一個亟待解決的問題，也是高校微電子等相關專業改革和發展的機遇和挑戰。[1_4]

 

一、集成電路版圖設計軟件平臺

 

為了滿足新形勢下集成電路人才培養和科學研究的需要，合肥工業大學(以下簡稱"我校”從2005年起借助于大學計劃。我校相繼開設了與集成電路設計密切相關的本科課程，如集成電路設計基礎、模擬集成電路設計、集成電路版圖設計與驗證、超大規模集成電路設計 、 ASIC設計方法、硬件描述語言等。同時對課程體系進行了修訂，注意相關課程之間相互銜接，關鍵內容不遺漏，突出集成電路設計能力的培養，通過對課程內容的精選、重組和充實，結合實驗教學環節的開展，構成了系統的集成電路設計教學過程。56]

 

集成電路設計從實現方法上可以分為三種：全定制(fullcustom)、半定制(Semi-custom)和基于FPGA/CPLD可編程器件設計。全定制集成電路設計，特別是其后端的版圖設計,涵蓋了微電子學、電路理論、計算機圖形學等諸多學科的基礎理論，這是微電子學專業的辦學重要特色和人才培養重點方向，目的是給本科專業學生打下堅實的設計理論基礎。

 

在集成電路版圖設計的教學中，采用的是中電華大電子設計公司設計開發的九天EDA軟件系統(ZeniEDASystem),這是中國唯1的具有自主知識產權的EDA工具軟件。該軟件與國際上流行的EDA系統兼容，支持百萬門級的集成電路設計規模，可進行國際通用的標準數據格式轉換，它的某些功能如版圖編輯、驗證等已經與國際產品相當甚至更優，已經在商業化的集成電路設計公司以及東南大學等國內二十多所高校中得到了應用，特別是在模擬和高速集成電路的設計中發揮了強大的功能，并成功開發出了許多實用的集成電路芯片。

 

九天EDA軟件系統包括設計管理器，原理圖編輯器，版圖編輯工具，版圖驗證工具，層次版圖設計規則檢查工具，寄生參數提取工具，信號完整性分析工具等幾個主要模塊，實現了從集成電路電路原理圖到版圖的整個設計流程。

 

二、集成電路版圖設計的教學目標

 

根據培養目標結合九天EDA軟件的功能特點，在本科生三年級下半學期開設了為期一周的以九天EDA軟件為工具的集成電路版圖設計課程。

 

在集成電路版圖設計的教學中，首先對集成電路設計的_些相關知識進行回顧，介紹版圖設計的基礎知識，如集成電路設計流程，CMOS基本工藝過程，版圖的基本概念，版圖的相關物理知識及物理結構，版圖設計的基本流程，版圖的總體設計，布局規劃以及標準單元的版圖設計等。然后結合上機實驗，講解Unix和Linux操作系統的常用命令，詳細闡述基于標準單元庫的版圖設計流程，指導學生使用ZeniSE繪制電路原理圖，使用ZeniPDT進行NMOS/PMOS以及反相器的簡單版圖設計。在此基礎上，讓學生自主選擇_些較為復雜的單元電路進行設計，如數據選擇器、MOS差分放大器電路、二四譯碼器、基本RS觸發器、六管MOS靜態存儲單元等，使學生能深入理解集成電路版圖設計的概念原理和設計方法。最后介紹版圖驗證的基本思想及實現，包括設計規則的檢查(DRC),電路參數的檢查(ERC),網表一致性檢查(LVS),指導學生使用ZeniVERI等工具進行版圖驗證、查錯和修改。7]

 

集成電路版圖設計的教學目標是：

 

第熟練掌握華大EDA軟件的原理圖編輯器ZeniSE、版圖編輯模塊ZeniPDT以及版圖驗證模塊ZeniVER丨等工具的使用;了解工藝庫的概念以及工藝庫文件technology的設置，能識別基本單元的版圖，根據版圖信息初步提取出相應的邏輯圖并修改，利用EDA工具ZSE畫出電路圖并說明其功能，能夠根據版圖提取單元電路的原理圖。

 

第二，能夠編寫設計版圖驗證命令文件(commandfile)。版圖驗證需要四個文件(DRC文件、ERC文件、NE文件和LVS文件)來支持，要求學生能夠利用ZeniVER丨進行設計規則檢查DRC驗證并修改版圖、電學規則檢查(ERC)、版圖網表提取(NE)、利用LDC工具進行LVS驗證，利用LDX工具進行LVS的查錯及修改等。

 

第三，能夠基本讀懂和理解版圖設計規則文件的含義。版圖設計規則規定了集成電路生產中可以接受的幾何尺寸要求和可以達到的電學性能，這些規則是電路設計師和工藝工程師之間的_種互相制約的聯系手段，版圖設計規則的目的是使集成電路設計規范化，并在取得最佳成品率和確保電路可靠性的前提下利用這些規則使版圖面積盡可能做到最小。

 

第四，了解版圖庫的概念。采用半定制標準單元方式設計版圖，需要有統一高度的基本電路單元版圖的版圖庫來支持，這些基本單元可以是不同類型的各種門電路，也可以是觸發器、全加器、寄存器等功能電路，因此，理解并學會版圖庫的建立也是版圖設計教學的一個重要內容。

 

三、CMOS反相器的版圖設計的教學實例介紹

 

下面以一個標準CMOS反相器來簡單介紹一下集成電路版圖設計的一般流程。

 

1.內容和要求

 

根據CMOS反相器的原理圖和剖面圖，初步確定其版圖;使用EDA工具PDT打開版圖編輯器;在版圖編輯器上依次畫出P管和N管的有源區、多晶硅及接觸孔等;完成必要的連線并標注輸入輸出端。

 

2.設計步驟

 

根據CMOS反相器的原理圖和剖面圖，在草稿紙上初步確定其版圖結構及構成;打開終端，進入pdt文件夾，鍵入pdt,進入ZeniPDT版圖編輯器;讀懂版圖的層次定義的文件，確定不同層次顏色的對應，熟悉版圖編輯器各個命令及其快捷鍵的使用;在版圖編輯器上初步畫出反相器的P管和N管;檢查畫出的P管和N管的正確性，并作必要的修改，然后按照原理圖上的連接關系作相應的連線，最后檢查修改整個版圖。

 

3.版圖驗證

 

打開終端，進入zse文件夾，鍵入zse,進入ZeniSE原理圖編輯器，正確畫出CMOS反相器的原理圖并導出其網表文件;調出版圖設計的設計規則文件，閱讀和理解其基本語句的含義，對其作相應的路徑和文件名的修改以滿足物理驗證的要求;打開終端，進入pdt文件夾，鍵入pdt，進入ZeniPDT版圖編輯器，調出CMOS反相器的版圖，在線進行DRC驗證并修改版圖;對網表一致性檢查文件進行路徑和文件名的修改，利用LDC工具進行LVS驗證;如果LVS驗證有錯，貝懦要調用LDX工具，對版圖上的錯誤進行修改。

 

4.設計提示

 

要很好的理解版圖設計的過程和意義，應對MOS結構有一個深刻的認識;需要對器件做襯底接觸，版圖實現上襯底接觸直接做在電源線上;接觸孔的大小應該是一致的，在不違反設計規則的前提下,接觸孔應盡可能的多，金屬的寬度應盡可能寬;繪制圖形時可以多使用〃復制"操作，這樣可以大大縮小工作量，且設計的圖形滿足要求并且精確;注意P管和N管有源區的大小，一般在版圖設計上，P管和N管大小之比是2:1;注意整個版圖的整體尺寸的合理分配，不要太大也不要太小;注意不同的層次之間應該保持一定的距離，層次本身的寬度的大小要適當，以滿足設計規則的要求。四、基本MOS差分放大器版圖設計的設計實例介紹在基本MOS差分放大器的版圖設計中，要求學生理解構成差分式輸入結構的原理和組成結構，畫出相應的電路原理圖，進行ERC檢查，然后根據電路原理圖用PDT工具上繪制與之對應的版圖。當將基本的版圖繪制好之后，對版圖里的輸入、輸出端口以及電源線和地線進行標注，然后利用幾何設計規則文件進行在線DRC驗證，利用版圖與電路圖的網表文件進行LVS檢查，修改其中的錯誤并優化版圖，最后全部通過檢查，設計完成。

 

五、結束語

 

集成電路版圖設計的教學環節使學生鞏固了集成電路設計方面的理論知識，提高了學生在集成電路設計過程中分析問題和解決問題的能力，為今后的職業生涯和研究工作打下堅實的基礎。因此，在今后的教學改革工作中，除了要繼續提高教師的理論教學水平外，還必須高度重視以EDA工具和設計流程為核心的實踐教學環節，努力把課堂教學和實際設計應用緊密結合在一起，培養學生的實際設計能力，開闊學生的視野，在實驗項目和實驗內容上進行新的探索和實踐。

 

參考文獻：

 

[1]孫玲.關于培養集成電路專業應用型人才的思考[J].中國集成電路,2007,(4):19-22.

 

[2]段智勇，弓巧俠，羅榮輝，等.集成電路設計人才培養課程體系改革[J].電氣電子教學學報,2010,(5):25-26.

 

[3]唐俊龍，唐立軍，文勇軍，等.完善集成電路設計應用型人才培養實踐教學的探討J].中國電力教育,2011,(34):35-36.

 

[4]肖功利，楊宏艷.微電子學專業丨C設計人才培養主干課程設置[J].桂林電子科技大學學報,2009,(4):338-340.

 

[5]竇建華，毛劍波，易茂祥九天”EDA軟件在"中國芯片工程〃中的作用[J].合肥工業大學學報(社會科學版),2008,(6):154-156.

 

[6]易茂祥，毛劍波，楊明武，等.基于華大EDA軟件的實驗教學研究[J].實驗科學與技術，2006,(5):71-73.

集成電路設計步驟范文第2篇

摘要：基于學習產出的教育（OBE）模式是近年來國際工程教育改革的最新成果。近年來由我國教育部發起的卓越工程師教育培養計劃、工程教育專業認證和新一輪的高等院校審核評估，都是基于OBE的工程教育模式。本文以《模擬集成電路設計》課程為例，提出并詳細討論了一種基于OBE培養模式的課程評價方法。在確定課程對專業培養標準的支撐矩陣后，給出了課程目標達成度的具體計算方法和對應的詳細的教學設計。

關鍵詞：基于學習產出的教育（OBE）；工程專業認證；課程目標達成度；培養標準

中圖分類號：G642.3 文獻標志碼：A 文章編號：1674-9324（2017）21-0108-02

近年來，我國高等院校的工程教育蓬勃發展。國家教育部2006年牽頭正式啟動全國工程教育專業認證試點工作，2010年，決定在高校中展開實施“卓越工程師教育培養計劃”（以下簡稱“卓工計劃”）試點工作，并把通過國家工程教育認證作為卓工計劃試點項目結題的必要條件。2013年，我國正式被《華盛頓協議》認可為預備會員，2016年，成為正式會員。

事實上，工程認證的內涵是“基于學習產出的教育”（OBE，Outcomes-Based Education）。目前，包括成都信息工程大學（以下簡稱“我校”）在內的首批61所試點高校的卓工計劃試點已近收尾階段。因此，在OBE的實現主線，即定義預期學習產出―實現預期學習產出―評估學習產出中，“評估學習產出”是目前工作的重中之重。微電子科學與工程專業是我校卓工計劃試點專業，在該專業的培養方案中，《模擬集成電路設計》課程為核心必修課，在培養學生模擬集成電路設計理論知識和工程能力方面具有舉足輕重的作用。本文以《模擬集成電路設計》課程為例，著重探討如何實現課程達成度評價。本文研究對進一步深化包括卓工計劃在內的工科專業的工程教育改革具有重要意義。

一、課程對培養標準的支撐矩陣

在專業人才培養方案中，每個專業都具有自己的培養標準，一般包括技術基礎知識和人文素養、職業能力和態度、人際交往能力、團隊工作和交流能力、復雜工程能力等多個方面。這些培養標準完全是由培養方案中的課程體系所支撐，并由此形成課程對培養標準的支撐矩陣。我校微電子科學與工程專業的《模擬集成電路設計》課程所承擔的培養標準包括如“培養標準1：具有電路設計與分析、工藝分析、器件性能分析和版圖設計等的基本能力”在內的共計8條，涵蓋了從技術到溝通（團隊合作）、到復雜工程能力等多個方面。為了便于評價每一條培養標準的達成情況，需要在課程內部所涉及的知識點、評價方式等對培養標準的支撐進行進一步分解。表1列出了《模擬集成電路設計》這門課所支撐的培養標準1對應的部分課程內容和考核方式。

由表1可見，評價培養標準1的達成方法采用了成績分析法（考試、作業）和評分表分析法（討論、演講、課程設計等）相結合的方式。這是因為，我們認為，學生的電路設計與分析的基本能力不僅可以通過量化評分的方式進行考核，同時，在課程設計、討論、演講等具有一定主觀性的考核方式中也能夠較好體現。

二、課程目標達成度的評價方法

為了計算某條培養標準在該門課程的達成度，首先需要對該培養標準的達成度的計算方法進行定義。在《模擬集成電路設計》課程中，我們采用如下定義方法：

培養標準i的評價值= （1）

其中，樣本班級為了保證具有統計意義，應該抽取好中差比例較為均衡的學生樣本。為了保證樣本抽取的客觀性，我們抽取一個自然班。

依然以課程所支撐的培養標準1為例，2015-2016（2）學期能夠支撐該標準的分值以及權重如表2所示：

分別對4個考核環節的該班級的所有學生計算平均分，并代入公式（1）計算，可獲得培養標準1的評價值。

值得注意的是，表2中所列的各個考核環節的分值并不一定是該課程中該考核環節的總分，而應該是能夠支撐該培養標準的該考核環節的分值。同時，各個考核環節的分值和權重應該總體穩定且動態優化的過程。為了保證達成度評價盡可能客觀和合理，相鄰兩個學年的考核環節權重不應有過于劇烈的變化。

三、教學設計

為了更方便對課程所支撐的培養標準評價值進行計算，在行課前，需要精心設計教學大綱和教學活動。

1.根據所建立的培養標準與課程考核環節的支撐矩陣，合理進行教學活動。支撐矩陣應該包括課程所支撐的所有培養標準，以及每個培養標準所對應的考核方法及考核內容。在支撐關系中，難免會出現一個考核環節同時支撐多個培養標準的情況。例如，“（3）討論”環節能夠同時支撐培養標準1、3、4，其中1為相關的知識要求，3為團隊合作要求，4為溝通能力要求。在具體實施過程中，需要考慮是選擇利用該評價環節總的評價值同時對3個培養標準進行評價，還是進一步對該考核環節進一步分解。在我校《模擬集成電路設計》課程中，我們將“（2）討論”環節分解為準備、匯報討論2個步驟。其中“時浮敝稈生為了討論所做的筆記，反映學生的知識能力。而“匯報討論”指學生的臨場發言，反映學生的團隊合作和溝通能力。

2.確定每一個知識點對所對應培養標準的支撐權重，并由此指導教學過程中各知識點的學時分配。這樣，在教學過程中更具有針對性，更能夠把握重點。以表1中“單級放大器”課程內容為例，表3給出了一種詳細的支撐權重、學時分配和教學設計。

3.合理設計每個知識點的考核方式。面向課程達成度的教學評價本身就是工程專業認證的重要一環，宗旨是通過科學、合理的課程達成度評價方式反映學生畢業要求能否達成，進一步反饋教學中的問題，指導教學內容、教學方法的持續改進，最終達到實現提高學生工程能力的最終目的。因此，課程中富有可實踐性的知識點應以討論、演講、作業、課程設計等考核方式為牽引，采用綜合運用探究式、啟發式和互動式的教學方法等進行授課。

四、結束語

在工程教育背景下，以OBE培養模式作為目標導向，能夠有效提高工程教育質量。培養體系中課程達成度的評價結果，作為質量反饋環節的重要數據，對教學設計、教學管理和持續改進都具有重要的指導意義。本文提出的課程達成度評價設計具有一定的普適性，對工科專業的課程達成度計算都具有重要參考意義。

參考文獻：

[1]孫娜.中國高等工程教育專業認證發展現狀分析及其展望[J].創新與創業教育，2016，17（1）：29-34.

[2]林健.“卓越工程師教育培養計劃”通用標準研制[J].高等工程教育研究，2010，（4）：21-29.

集成電路設計步驟范文第3篇

文獻［3］中提出了一種基于數據流優化方法的全搜索運動估計電路，將絕對差值和（SAD）的計算拆分成殘差值計算與SAD累加兩部分，并通過對傳統運動估計運算數據流的優化，使設計能夠在相同的面積開銷下對比文獻［4］中減少近70％的帶寬消耗．電路的主要結構包含了片上緩存，PE陣列以及數據流控制器，如圖1所示．圖1HEVC運動估計電路結構電路各模塊按所占面積在表1中列出，可以發現，電路中的存儲模塊（SRAM）總共占用了40．9％的面積．這樣的設計特征導致的直接結果會有非常多的長互連線存在于存儲模塊和邏輯模塊之間．

2、三維運動估計電路的劃分方法

圖2中的連線表示所有SRAM與標準單元之間的信號線，由于SRAM集中在芯核（corearea）區域的右上角與右下角，而標準單元集中在芯核區域的左側及中部，所以需要大量長互連線連接這三塊區域．這些信號線具有較大的電容與電阻，導致讀寫SRAM的時序變差，且功耗也較大．本文將SRAM堆疊到標準單元區域的下方，使得原先相距較遠的標準單元與SRAM輸入／輸出端口利用三維空間的優勢縮短直線距離，避免了上述問題的發生．進一步分析表1可得，PE陣列模塊占了芯核53．3％的區域．PE陣列共包含32×32個PE，以及一些加法器．每個PE的結構如圖3所示，其由一個Router單元和一個Absolute單元組成，Router單元負責與鄰近的四個PE交換數據，而Absolute單元用來計算2個8bit數據差值的絕對值．這兩個單元分別占PE一半左右面積．每個PE都只與上下左右4個PE進行數據交換，所以這些局部互連的長度很大程度上決定了整個PE陣列的互連總長度．假設這些局部互連從PE的中心出發，如果能將單個PE的面積減少一半，則理論上局部互連的總線長能減少到原先的70．7％。根據上述分析，本文將HEVC運動估計電路分成4層（tier）．其中tier1和tier2包含了所有SRAM和數據流控制器，tier3包含了PE陣列中的1024個Router單元，tier4包含了PE陣列中的1024個Absolute單元和加法樹．Tier1為最低層，Tier4為最高層，各層均朝上．這樣，整個運動估計電路被均勻地劃分到各層中，如表2所示．

3、三維運動估計電路設計流程

本文使用SMIC65nm工藝提供的標準單元和SRAM，配合定制的硅通孔單元進行設計．根據全球半導體技術發展路線圖［5］，硅通孔的尺寸定為1μm×1μm．本文使用的工具是DesignCompiler，En－counter和PrimeTime．以下將具體介紹各個設計步驟，著重介紹與二維集成電路設計不同的地方，圖4展示了整個設計流程．

3．1設計劃分

設計劃分的目的是將整個二維電路設計分割到三維多層設計中，以減小占用面積．劃分時需要根據設計電路進行具體分析，注意均勻分配各層的面積，并且避免使用過多的硅通孔，因為硅通孔會額外占用標準單元的布局資源，且增加生產成本．本文針對HEVC運動估計電路，根據第2節中的分析，將設計分為四層．

3．2綜合與布局

在三維電路設計中，綜合與布局的方法和二維電路設計相似．不同之處在于，綜合與布局，包括之后的后端步驟，都需要對每一層獨立進行，就如同設計了四塊芯片．在綜合結束時，需要使用時序預算（TimingBudget）功能得到四個時序約束文件，以及四個網表文件．

3．3創建硅通孔

布局后需要創建硅通孔，將信號傳輸到下層．本文確定硅通孔位置的方法是，首先使用工具進行標準單元和SRAM的布局，然后使用腳本找到需要與下層通信的單元管腳位置，在其邊上創建一個硅通孔并將管腳信號分配到這個硅通孔上，這樣可以獲得最小線長．所有硅通孔都創建并分配好信號之后，需要將這些信息導出，以便下層tier在相應位置的頂層金屬上創建frontbump與上層硅通孔相連．只有最上面的三層需要創建硅通孔．

3．4時鐘樹綜合

三維集成電路的時鐘樹綜合采用二維電路中層次化設計的方法，即先在每一個tier的時鐘信號端口的附近創建一個緩沖器，并利用這個緩沖器作為時鐘樹的根，為本層tier生成一棵時鐘樹．最后在底層tier設計完整時鐘樹時，將上面各層tier當作數個宏模塊，并在配置文件中描述各宏模塊的時鐘樹特性，包括端口名、最大／最小上升延遲、最大／最小下降延遲和額外電容．其中額外電容用來描述硅通孔引入的電容．

3．4時序驗證

為了驗證三維集成電路的時序，首先需要得到各層tier的SPEF文件，其中包含了網表的電容、電阻等數據．在PrimeTime中導入各層SPEF文件，并設置合適的硅通孔電容電阻參數，即可進行多層tier聯合時序驗證．

3．5版圖設計結果

圖5展示了三維HEVC運動估計電路的版圖設計結果，從上至下依次為tier4至tier1．每一層中的左圖展示了標準單元和SRAM的位置，而右圖展示了硅通孔的位置．其中上方兩層全部由標準單元組成，下方兩層主要由SRAM組成.5結果分析與比較本文為了定量分析三維集成電路帶來的各項優勢，分別對二維運動估計電路和三維運動估計電路進行了完整的設計．由于集成電路的設計是各項指標之間的平衡（trade－off），在不同的約束下，會得到不同結果，本文在假設二維電路的面積與三維電路四層tier的總面積相等，且時鐘約束都為250MHz的情況下，對比其線長、功耗等性能指標．對比結果如表3所示，結果證明，三維HEVC運動估計電路比二維電路減小了75％占用面積，14．4％總線長，17．1％平均線長和12．3％功耗．

4、結束語

集成電路設計步驟范文第4篇

針對課堂教學的局限性，鼓勵學生養成課外積極收集相關專業知識的主動自學能力；鼓勵學生積極參加各種設計競賽，將所學知識靈活應用于實踐，并使學生逐漸形成創新性思維，具有較高的工程素質和實踐能力。

二、基于FPGA技術的課程教學改革策略

1.明確教學目標

即通過對集成電路相關企業進行調研，了解企業對集成電路專業學生在FPGA技術方面所需的應用技能，進一步明確FPGA技術的教學目標。往往每個企業的研究方向不同，所用的開發環境、仿真工具都各不相同。為了滿足學生就業需求，教學目標應該重基礎、求延伸。在基礎扎實的基礎上，在應用方向上尋求延伸，使學生多接觸各種常用的典型開發環境。

2.整合與FPGA技術相關的課程，設計教學內容

由于幾門相關的課程由不同的教師在不同學期授課，同時存在著有些知識點重復講授，而有些重要知識點又在課程中沒有涉及到的現象。再加上對于硬件描述語言的學習僅僅通過課堂教學是遠遠不夠的，應該邊學邊練。根據專業特色、企業需求及修訂后的教學目標，對原FPGA技術相關的多門課程的教學內容進行深入分析，依據教學內容的關聯程度，制定課程整合方案，調整教學計劃，合理安排授課內容，做好銜接，充分利用教學資源。主要包括“硬件描述語言”增設相應實驗課（modelsim仿真）；原“數字集成電路設計”的實驗內容改為quartusii開發工具綜合項目設計實驗；“FPGA原理與應用”除了介紹原理應用方面外，另增設針對FPGA實驗箱的實驗項目（Xilinx的ise開發工具）；“SOPC設計技術”課程中要求學生熟練掌握sopcbuilder和XilinxEDK開發環境，使學生同時掌握并比較兩大公司的典型開發環境，以及系統級設計方法。

3.增設“ASIC綜合與時序分析”課程

現有的一部分FPGA教學實驗，僅僅停留在讓學生熟悉FPGA的設計流程、設計步驟，這遠遠不夠。綜合時序分析在電路設計中起著至關重要的作用，應進一步加強綜合時序分析環節，數字集成電路實驗不能僅停留在將RTL級代碼映射為電路結構的表面工作，應深入分析電路的時序、面積及功耗，讓學生具體體會各種約束在電路具體實現中的意義。因此，增設“ASIC綜合與時序分析”課程，針對ASIC設計購置了Synopsys軟件并建立了相應機房，使學生熟練掌握不同的設計軟件，以滿足設計需求。

4.調整實驗計劃，提高學生的動手能力

數字集成電路實驗通常以Modelsim仿真為主，學生只有在最后一個綜合實驗中才能用到FPGA開發板，開發板利用率不高，而且學生對開發板的熟悉程度根本不夠。應該增加FPGA開發實驗項目，讓學生熟悉開發板結構、核心器件及外設結構、連接方式，真正能熟悉開發工具，熟練掌握開發流程，鼓勵學生多動手、多實踐，真正做到活學活用。

5.加強師資隊伍建設

由于行業技術更新快，新技術、新工具層出不窮，而學校又存在講授知識老舊，教師技術參差不齊等諸多問題。因此必須加強師資隊伍建設，進行定期技術培訓，及時更新知識結構。通過定期培訓，可以為課程中實驗授課做較好的技術支持。同時支持教師參加培訓，使一線教師能有機會直接與各地從事集成電路數字設計的一線工程師（包括清華微電子所、中芯國際、華納電子、大唐微電子等知名單位的一線工程師）進行交流。及時了解行業新動態、新趨勢、新技術以及主流工具，更好地將最新的知識及相關信息傳授給學生，緊跟時代步伐。

6.變革教學方法

傳統的教學方法強調以課堂為中心、以教師為中心、以教材為中心，主要以講授為主，而忽視學生的積極性、主動性及創造性的發揮，這將影響FPGA技術的教學效果。而且這種方式過于枯燥，對FPGA技術教學遠遠不足。在FPGA技術的教學中，根據講授的內容，采用不同的教學方法。除了課堂講授外，在講解具體實例時應采用演示法。FPGA技術的實踐性和應用性很強，設置相關課內實驗應分為基礎性實驗、提高性實驗和綜合性實驗。在實踐教學中要堅持“重基礎與技能、求綜合與創新”的改革思路，加強學生工程思維訓練、調試和分析能力，提高實踐教學體系的創新性、綜合性。除課堂講授外，督促學生在教師指導下自學、自講，以討論為主的教學方式，并根據合作程序及自愿原則進行分組。針對“集成電路設計方法”課程教學內容，建立課外創新小組，為每個小組的階段性成果在課堂上進行成果，鍛煉學生的語言表達能力，建立自信心。同時，由教師引導，對創新小組遇到的問題進行課堂討論、分析，調動每個學生的積極性，提高學生自行發現問題、分析問題及解決問題的能力，取得了很好的效果。教師通過與學生互動了解學生的興趣、難點所在，有目的地調整教學內容，使課堂更靈活、更有效地解決學生在學習過程中的各種問題，

7.與企業合作

建立實訓基地，培養學生的團隊精神。有些能力較強的學生習慣于獨立完成某個項目，這違背了企業需要具有團隊協作精神成員的培養方針。實訓基地以分組形式分配項目，對每個學生進行明確分工，讓學生在每個項目中分別擔任項目團隊中的不同角色，承擔各自的任務，以團隊形式完成所分配的項目，并且每個學生在課程結業時必須完成項目團隊中不同角色的任務，得到相應學分。以實際項目為基礎，領著學生從立項到著手設計再到最終完成設計，讓學生熟練掌握項目完成的各個過程。在進行綜合項目實現的過程中，學生能體會到課堂知識用于實踐是遠遠不足的，這將促進學生查找相關資料進行自主學習，培養學生的自學能力、發現問題、分析問題及解決問題的能力。

8.制定FPGA應用能力評價標準

集成電路設計步驟范文第5篇

關鍵詞： 嵌入式應用 教學體系 實驗教學

嵌入式技術是21世紀計算機技術發展的一個重要方向。嵌入式技術的發展，是當今新型技術時代的一個重大標志。

在當前數字信息技術和網絡技術高速發展的后PC時代，技術的飛速進步及市場對高端智能產品需求的日趨增長，8/16位微處理器已無法滿足高端智能產品對微處理器性能的最低要求。而32位嵌入式微處理器因其高主頻、低功耗、高性價比、可運行嵌入式操作系統等特點，已經在高端智能產品、工業控制、信息家電等領域已取得了廣泛應用[1，2]。

近年來，在電子信息學科單片機原理及應用課程、16位及32位微機原理及接口電路等課程的教學中，仍以匯編語言、接口編程等作為主要知識點進行講授，現有課程內容、教學設施和教學手段與現今嵌入式技術的飛速發展嚴重脫節，技術差距在不斷加大，傳統的課程體系和教學方法已經無法滿足應用型人才培養的要求。為此，更新嵌入式應用相關課程教學內容，進行課程改革和實驗建設迫在眉睫。

1.循序漸進，構建三位一體的課程群體系

目前嵌入式應用的實現主要有三種形式：面向實時性要求較低、無需多線程的簡單系統，一般選用單片機等8位或16位處理器的解決方案，適用于低端應用場合；面向處理速度較快、需要操作系統支持的場合，可選用基于FPGA或ARM的片上系統（SOC）的解決方案，適用于高端應用場合；而在如汽車電子、航空航天等工業級應用場合，一般自主開發專用數字集成電路實現嵌入式應用[3]。

圖1 嵌入式應用的實現形式

嵌入式應用課程群針對這三個方向開設三門主干課程：單片機原理與應用、片上系統與嵌入式應用和數字集成電路設計，《單片機原理與應用》以8051為代表，主要講授8位微處理器的結構和工作原理，讓學生對嵌入式系統形成基本概念，學習一般微處理器的指令集、工作原理、硬件配置和軟件開發。《片上系統與嵌入式應用》以FPGA為平臺，著重講授SOPC系統設計方法，在先修課程的基礎上逐步深入，讓學生從這門課程的講授中既能學習到實用性較強的簡單數字系統開發，又能接觸到如底層驅動程序、實時操作系統等嵌入式應用的前沿技術。最后，特別針對本專業微電子的專業特點，開設《數字集成電路設計》，專門講授嵌入式處理器數字IC的開發和使用，培養學生具有設計具有自主系統架構嵌入式專用IC芯片的能力，形成本專業特色鮮明的培養模式。

圖2 嵌入式應用課程群體系

2.教學科研并重，不斷更新教學內容和教學方法

嵌入式領域的技術更新換代速度十分的快，因此，要求教師在教學過程中不斷跟蹤新技術，更新教學內容和教學方法。在“嵌入式應用”課程群建設的過程中，我們將課程的教學內容和教師所承擔各級科研項目中所獲得的工程實踐經驗緊密結合起來，在每個輪次的教學中，都會根據目前最新的前沿技術，加入一部分新的教學內容，以達到更好地提升學生知識水平的效果。我們編寫了適合我校辦學特色的嵌入式系統實驗（實訓）指導書、PPT教學課件、AVI視頻教學動畫等教學資料。目前，課程群中三門課程在教學內容和方法方面都進行了有益的探索。

（1）《單片機原理與應用》課程采用目前工程實踐廣泛采用的C程序設計語言進行描述，改變了以往使用匯編語言講授枯燥、乏味的特點，更易于學生理解和實際應用。同時，我們還在課堂教學中引入了Proteus單片機仿真軟件進行案例教學。在講授完單片機的基本原理之后，教師以講授實際案例為手段訓練學生對于各知識點的理解和應用能力[4]。在此過程中，學生與教師同步在課堂中用自己的計算機完成案例的復現，并用Proteus仿真軟件驗證程序運行的實際效果。應用案例教學法，學生的學習不再是一味地聽，而轉變為實際動手實踐，在實踐中嘗試、總結和提升，學生學習效果顯著強化。

（2）《片上系統與嵌入式應用》是一門新開課程，主要講授Nios II軟核處理器的體系結構、設備和SOPC系統的開發流程。在課程內容上，側重嵌入式處理器的應用而非原理，避免與單片機課程重復。在上一學期學生學習過單片機課程的基礎上，重點講授SDRAM存儲器、Flash存儲器、UART接口等低端單片機系統不涉及的內容和應用實例。在教學方法上，采用任務驅動法來激發學生的學習興趣，以一個簡單的設計實例為主體，介紹軟硬件的開發流程，開發環境的使用和編程思想，使學生循序漸進，逐步深入[5]。例如：設計一個點陣顯示屏控制器，圍繞這個任務讓學生熟悉構建SOPC系統所要用到的外部RAM接口、外部Flash接口、Avalon三態橋、定時器、鎖相環、自定義點陣等外設的特點和編程方法。這種教學方法將學習的難點分散到各個任務中，能使學生在完成任務的同時深刻理解所學內容。

（3）《數字集成電路設計》課程以Verilog語言設計為切入點，從最簡單的邏輯電路設計開始，逐步深入復雜的微處理器電路設計。在教學內容上，針對嵌入式應用課程群的特點，圍繞微處理器的主要結構如ALU、ROM、寄存器組、RISC模型機等電路的原理和設計方法進行講授，學生在經過這門課程的學習后，可以掌握自己動手開發一塊具有自主知識產權的專用嵌入式處理器芯片的能力。

3.開設綜合性、設計性實驗，培養學生創新能力

應用型本科人才并不是“狹窄于技術”的工匠，應具有開放的辯證思維和創新精神。在嵌入式課程群實踐體系的建設過程中，除了開設常規的基礎性實驗以外，在《片上系統與嵌入式應用》和《數字集成電路設計》課程設計中開設了一系列的綜合性和創新性實驗，這些課題來源于實際的工程設計和科研項目，由學生自行提出可行的設計方案，與指導老師共同討論后實施，整個過程由學生主導，充分發揮學生的主觀能動性和創造力。我們將實驗內容分為以下三類。

（1）基礎性實驗。主要是讓學生在實驗指導書的指導下將理論課上所掌握的知識和概念通過實驗的方式進行鞏固，通過直觀、具體的實驗結果驗證理論結果，熟悉軟件使用方法和設計流程。包括PWM直流電機控制、標準輸入輸出設備字符串流控制、PIO控制流水燈、自定義外設點陣控制等實驗。

（2）綜合性實驗。這部分實驗區別于基礎性實驗，并不給出具體的實驗過程，只給出基本原理和大致方案，要求學生綜合運用所學專業知識，周全考慮，自行確定具體的實驗步驟和方法。這部分實驗往往涉及多門知識點甚至是多門課程，包括無線溫度數據采集、μC-OS多任務操作系統、觸摸屏人機交互等實驗。

（3）創新性實驗。這部分實驗主要面向部分基礎知識過硬、動手能力強的優秀學生，利用課外時間提高他們在嵌入式應用方面的實際能力。這類實驗以省、校兩級大學生實踐創新項目為載體，不拘泥于理論和實驗課程的范圍，由學生自主選題，形成創新團隊，由團隊指導老師負責。我們成立了開放的嵌入式創新實驗室，實驗室由老師、實驗員和高年級學生共同值班，學生可以隨時申請使用實驗設備，完成相應的實驗。通過這種形式的鍛煉，嵌入式創新實驗室的同學在省大學生電子設計競賽、全國電子專業人才設計與技能大賽中都取得了優異成績。

4.結語

嵌入式應用課程群經過以上所述課程體系的調整、教學內容的豐富及實驗教學的改革，不斷增加新知識，改進教學手段和教學方法，通過課堂教學、實驗教學和教學科研的結合，在學生創新意識和實踐動手能力培養方面進行了有益嘗試和探索。未來我們將在深化教學改革的過程中不斷探索，不斷完善，探索出一套適合應用型人才培養的嵌入式應用教學培養模式。

參考文獻：

[1]周立功.SOPC嵌入式系統基礎教程[M].北京：北京航空航天大學出版社，2006.

[2]宋彩利，康磊.數字系統設計與SOPC技術[M].西安：西安交通大學出版社，2012.

[3]李蘭英，崔永利，李妍等.基于FPGA技術的嵌入式應用型人才培養教學體系[J].計算機教育，2011（16）：18-21.

[4]陳林，魏淑桃，石林祥等.應用型本科“SOPC設計與應用”課程教學改革探索[J].計算機教育，2012（19）：82-85.